인텔 실버몬트 마이크로아키텍처

덤프버전 :


인텔 아톰 라인 마이크로아키텍처
공정
서버
데스크탑 및 모바일
임베디드
마이크로 서버
데스크탑
랩톱
태블릿 및 스마트폰
산업용
가전용
45 nm
본넬 (Bonnell) 기반

다이아몬드빌 (Diamondville)
실버쏜 (Silverthorne)
다이아몬드빌 (Diamondville)




파인뷰 (Pineview)
린크로프트 (Lincroft)
터널 크릭
(Tunnel Creek)
스텔라톤 (Stellarton)
소다빌
(Sodaville)
그로브랜드 (Groveland)
32 nm
솔트웰 (Saltwell) 기반
센터톤 (Centerton)
브라이어우드 (Briarwood)
시더뷰 (Cedarview)
펜웰 (Penwell)
클로버뷰 (Cloverview)

베리빌 (Berryville)
22 nm
실버몬트 (Silvermont) 기반
아보톤 (Avoton)
랭글리 (Rangeley)
베이 트레일-D
(Bay Trail-D)

베이 트레일-M
(Bay Trail-M)

베이 트레일-T
(Bay Trail-T)

무어필드 (Moorefield)
메리필드 (Merrifield)
SoFIA
베이 트레일-I
(Bay Trail-I)


14 nm
에어몬트 (Airmont) 기반

브라스웰 (Braswell)
체리 트레일
(Cherry Trail)

SoFIA LTE


골드몬트 (Goldmont) 기반
덴버튼 (Denverton)
아폴로 레이크 (Apollo Lake)

아폴로 레이크
(Apollo Lake)


골드몬트 플러스 (Goldmont Plus) 기반

제미니 레이크 (Gemini Lake)
제미니 레이크 리프레시 (Gemini Lake Refresh)



10 nm
트레몬트 (Tremont) 기반
스노우 릿지
(Snow Ridge)

재스퍼 레이크 (Jasper Lake)
스카이호크 레이크(?) (Skyhawk Lake)
레이크필드(Lakefield)
엘크하트 레이크
(Elkhart Lake)


Intel 7
그레이스몬트 (Gracemont) 기반

엘더 레이크-S
(Alder Lake-S)
엘더 레이크-P
(Alder Lake-P)
엘더 레이크-N
(Alder Lake-N)


Intel 4
크레스트몬트 (Crestmont) 기반






?
스카이몬트 (Skymont) 기반










1. 개요
2. 상세
2.1. 변경점
2.2. 베이 트레일
3. 사용 모델



1. 개요[편집]


2013년 5월 정식 발표된 인텔 아톰 계보의 마이크로아키텍처.


2. 상세[편집]




2.1. 변경점[편집]


파일:Silvermont-Pipeline.png
파일:Silvermont-Diagram.png

  • 코어 레벨 (솔트웰 대비)
    • 프론트 엔드
      • 분기예측기 크기 증가
      • 간접(indirect) 분기예측 개선
      • 디코더 개선 (명령어당 생성되는 uOp 수 감소)
      • 루프 스트림 버퍼 개선
    • 백 엔드
      • 비순차적 실행(OoOE) 도입
        • 단, 메모리 접근 및 각 부동소수점 스케줄러는 순차적으로 동작한다.
      • 메모리 파이프라인과 정수 파이프라인을 분리
      • 실행 유닛 재설계 (명령어 실행 레이턴시 개선)
    • 메모리 서브시스템
      • Non-blocking (최대 8개의 outstanding miss 허용)
      • 비순차적 load
      • TLB 크기 증가
      • store to load forwarding 개선
      • L2 캐시 크기 증가, 레이턴시 감소
    • 명령어 집합
      • SSE4.1/SSE4.2 확장 명령어 지원
      • CRC32, POPCNT, PCLMULDQ 명령어 지원
      • AES, RDRAND 지원
      • PREFETCHW 지원
    • 기타
      • 하이퍼스레딩 지원 삭제
      • 분기예측 실패 패널티가 13사이클 → 10사이클로 감소

비순차적 실행의 도입 및 프론트엔드/백엔드의 개량으로 인해 IPC가 크게 향상되었다.


2.2. 베이 트레일[편집]




3. 사용 모델[편집]


/사용모델 참조
파일:크리에이티브 커먼즈 라이선스__CC.png 이 문서의 내용 중 전체 또는 일부는 2023-11-06 23:53:35에 나무위키 인텔 실버몬트 마이크로아키텍처 문서에서 가져왔습니다.