인텔/FPGA
덤프버전 :
분류
상위 문서: 인텔
1. 용어 설명[편집]
2. Max 시리즈[편집]
2.1. Max V CPLD (180 nm)[편집]
2.2. Max 10 FPGA (55 nm)[편집]
3. 60 nm 포트폴리오[편집]
3.1. Cyclone IV[편집]
분류
4. 28 nm 포트폴리오[편집]
4.1. Cyclone V[편집]
분류
4.2. Arria V[편집]
분류
5. 10세대 포트폴리오[편집]
5.1. Cyclone 10 LP (60 nm)[편집]
5.2. Cyclone 10 GX (20 nm)[편집]
5.3. Arria 10 (20 nm)[편집]
6. 14 nm 기반 Stratix 10[편집]
6.1. Stratix 10 GX[편집]
6.2. Stratix 10 SX[편집]
6.3. Stratix 10 TX[편집]
6.4. Stratix 10 MX[편집]
6.5. Stratix 10 DX[편집]
6.6. Stratix 10 NX[편집]
6.7. Stratix 10 AX[편집]
7. 10 nm SuperFin/Intel 7 기반 Agilex[편집]
7.1. Agilex 3 B-시리즈 (출시 예정)[편집]
7.2. Agilex 3 C-시리즈 (출시 예정)[편집]
7.3. Agilex 5 D-시리즈 (Intel 7)[편집]
분류
7.4. Agilex 5 E-시리즈 (Intel 7)[편집]
7.5. Agilex 7 F-시리즈 (Intel 10 nm SuperFin)[편집]
7.6. Agilex 7 I-시리즈 (Intel 10 nm SuperFin)[편집]
7.7. Agilex 7 M-시리즈 (Intel 7)[편집]
7.8. Agilex 9 Direct RF-시리즈 (Intel 10 nm SuperFin)[편집]
이 문서의 내용 중 전체 또는 일부는 2023-12-15 00:18:05에 나무위키 인텔/FPGA 문서에서 가져왔습니다.