문서의 임의 삭제는 제재 대상으로, 문서를 삭제하려면 삭제 토론을 진행해야 합니다. 문서 보기문서 삭제토론 트랜지스터 (문단 편집) ==== 핀 전계 효과 트랜지스터 (FinFET) ==== ||<:>[youtube(3otqUu-7WUQ, start = 23)]|| || '''23초부터 37초까지''' || 25nm 미만의 공정 시대에 들어서면서 앞서 채널길이 문단에서 서술한 HKMG (High-K Metal Gate)로는 공정 미세화 경향에 따라갈 수 없게 되어 만들어진 소자다. 2D Planar 구조로 구현되는 MOSFET을 3D 구조로 개선한 것으로, 그 모양이 마치 [[지느러미]](Fin)와 같다고 하여 FinFet으로 불린다. 업계에서 처음으로 상용화한 인텔은 3D Tri-Gate Transistor라는 명칭으로 불렀으나 최근에는 타 업체들과 같이 FinFET이라는 명칭으로 부르고 있다. 첫 상용화 공정은 2011년 생산을 시작한 인텔의 22nm 공정으로 여겨지며, 삼성은 14년 후반기 14LPE 공정, TMSC는 15년 상반기 16FF 공정으로 생산을 시작하였다.[*4 글로벌 파운드리의 경우 자체 개발을 포기하고 삼성의 14nm 공정을 라이센스해 사용하였다.] 동작원리가 모두 동일하지만 채널이 세로로 구성되기 때문에 MOSFET과는 동일 전류량 대비 차지 면적이 굉장히 적어져 미세 공정에 더 유리한 면을 보인다. 또한 Gate가 위쪽에만 존재하던 MOSFET 구조와 달리 FinFet은 3D 구조가 되면서 3방향 (위 + 양옆)에 Gate가 존재하는 것과 같은 구조를 띠고 있는데, 이에 따라 전류량을 효과적으로 제어할 수 있다는 장점이 있다. 그러나 공정상 3D 구조를 구현해야 한다는 점에서 기존 공정보다 Mask를 여러장 사용하므로 단가가 높다는 단점이 있다. 또한 4nm 공정 미만에서는 Source - Drain 간 단채널 효과 (Short Channel Effect)로 인해 전자가 채널을 무시한 채 가로 방향으로 통과해버려 누설전류로 나가버리는 문제점이 있다.저장 버튼을 클릭하면 당신이 기여한 내용을 CC-BY-NC-SA 2.0 KR으로 배포하고,기여한 문서에 대한 하이퍼링크나 URL을 이용하여 저작자 표시를 하는 것으로 충분하다는 데 동의하는 것입니다.이 동의는 철회할 수 없습니다.캡챠저장미리보기