문서의 임의 삭제는 제재 대상으로, 문서를 삭제하려면 삭제 토론을 진행해야 합니다. 문서 보기문서 삭제토론 x86 (문단 편집) === 부족한 레지스터 === x86(IA-32)의 경우 8개의 레지스터가 제공되지만 스택 포인터(sp/esp, bp/ebp) 등 용도가 정해진 레지스터를 제외하면 자유롭게 사용할 수 있는 레지스터가 4개밖에 없다. 이로 인해 범용 레지스터 수가 많은 RISC 아키텍처 대비 더 많은 메모리 접근을 필요로 하기 때문에 속도상의 손해가 작지 않다. 현대 x86 CPU에서는 캐시 메모리 도입, Store-to-Load Forwarding 등으로 유효 메모리 레이턴시를 개선했지만 여전히 레지스터를 활용하는 경우에 비해 다소 느리다. (레이턴시가 가장 빠른 L1 캐시에 접근하는 경우에도 아키텍처에 따라 3-5사이클이 소요된다!) [[AMD64]]에서는 이걸 염두에 뒀는지 범용 레지스터 수를 8개에서 16개로 늘렸다. (다만 기존 x86 명령어 인코딩과의 호환을 위해 새로 추가된 r8~r15 레지스터에 접근하는 경우 1바이트 접두사를 추가로 요구한다.) 2023년 인텔이 제안한 APX 확장의 경우 범용 레지스터 수를 추가로 늘려 총 32개의 범용 레지스터를 제공한다.저장 버튼을 클릭하면 당신이 기여한 내용을 CC-BY-NC-SA 2.0 KR으로 배포하고,기여한 문서에 대한 하이퍼링크나 URL을 이용하여 저작자 표시를 하는 것으로 충분하다는 데 동의하는 것입니다.이 동의는 철회할 수 없습니다.캡챠저장미리보기